Deutsch dropdown-ico

Bedienungsanleitung Xilinx XAPP721

12 Seiten 0.24 mb
Download

Zur Seite of 12

Summary
  • Xilinx XAPP721 - page 1

    © 2005 – 2006 Xilinx, Inc. All rights reserved. XI LINX, the Xilinx logo , and other de signated br ands included herein are tradem a rks of Xilinx, Inc. All other trademarks are the property of their respectiv e owners . Summary This application note describes a data capture techniq ue fo r a high-perf ormance DDR2 SDRAM interf ace. This te chn ...

  • Xilinx XAPP721 - page 2

    Write Datapath R Write Datapath The write datapath uses the built-in OSER DES av ailable in e ver y Vir tex-4 I/O . The OSERDES transmits the data (DQ) and strobe (DQS) signals. The memory specification r equires DQS to be transmitted cent er-aligned with D Q. The strobe ( DQS) forw arded to t he memor y is 180 degre es out of phase with CLKfa st_0 ...

  • Xilinx XAPP721 - page 3

    Write Datapath R Figure 3: Write Data T ransmitted Using OSERDES Figure 4: Write Str obe (DQS) and Data (DQ) Timing f or a Write Latency of Four D1 D2 D3 D4 CLKDIV CLK CLKdiv_90 CLKfast_90 OSERDES DQ IOB ChipSync TM Circuit Write Data W ords 0-3 X721_03_080305 CLKf ast_0 Clock F orwarded to Memor y De vice Command WRITE IDLE D0 D1 D2 D3 Control (CS ...

  • Xilinx XAPP721 - page 4

    Write Datapath R Write Timing Analysis Ta b l e 1 shows the write timing analys is f or an interface at 333 MHz (667 Mb/s). Ta b l e 1 : Write Timing Analysis at 333 MHz Uncertainty Parameter s V alue Uncer tainties before DQS Uncer tain ties after DQS Meaning T CLOCK 3000 Clock period. T MEMOR Y_DLL_DUTY_CYCLE_DIST 150 150 150 Duty-cycle distor ti ...

  • Xilinx XAPP721 - page 5

    Write Datapath R Controller to Writ e Datapath Interface Ta b l e 2 lists the signals required f rom the controller to th e write datapath. Ta b l e 2 : Controller to Write Datapath Signals Signal Name Signal Width Signal Description Notes ctrl_WrEn 1 Output from the con troller to the write datapath . Write DQS and DQ generation begins when this s ...

  • Xilinx XAPP721 - page 6

    Write Datapath R Figure 5: Write DQ Generation with a Write Latenc y of 4 and a Bur st Length of 4 Figure 6: Write DQS Generation for a Write La tenc y of 4 and a Burst Length of 4 CLKdiv_0 CLKdiv_90 CLKfast_90 Clock F orwarded to Memory Device Command WRITE IDLE D0 D1 D2 D3 Control (CS_L) Strobe (DQS) ctrl_WrEn ctrl_wr_disable OSERDES Inputs D1, D ...

  • Xilinx XAPP721 - page 7

    Read Datapath R Read Datapath The read datapath co mprises the read data capture and recaptur e stages . Both stages are implemented in the built-in ISERDES a vailable in e very Vir te x-4 I/O . The IS ERDES has three clock inputs: CLK, OCLK, and CLKDIV . The read data is captured in t he CLK (DQS) domain, recaptured in the OCLK (F PGA f ast cloc k ...

  • Xilinx XAPP721 - page 8

    Read Datapath R Ta b l e 3 shows the read timing analysis at 333 MHz re quired to deter mine the dela y required on DQ bits f or center ing DQS in the data v alid window . P er Bit Deskew Data Capture T echnique T o ensure reliable data capture in the OCLK and CLKDIV domains in the ISERDES , a training sequence is required after memory initializati ...

  • Xilinx XAPP721 - page 9

    Read Datapath R Figure 8 shows the timing w avef orm f or read data and strobe dela y deter mination. The wa vef or ms on the left show a case where the DQS is dela yed due to BUFIO and clo cking resource, and the ISE RDES outputs do not match the expected data patter n. Th e wa vef or ms on the right show a case where the DQS and DQ are delay ed u ...

  • Xilinx XAPP721 - page 10

    Read Datapath R Controller to Read Datapath Interface Ta b l e 4 lists the control signals between the contro ller and the read datapath. Ta b l e 4 : Signals between Contr oller and Read Datapath Signal Name Signal Width Signal Description Notes ctrl _Dummyread_Star t 1 Output fro m the controlle r to the read data path. When th is signal is asser ...

  • Xilinx XAPP721 - page 11

    Reference Design R The ctrl_RdEn signal is requir ed to validate read data because the DDR2 SDRAM de vices do not provide a r ead v alid or read-enab le signal along with read data. The controlle r generates this read-enable signal based on the CAS latency and the b urst length. This read-enable signal is input to an SRL16 (LUT -based shift registe ...

  • Xilinx XAPP721 - page 12

    Reference Design Utilization R Reference Design Utilization Ta b l e 5 lists the resource utilization f or a 64-bit interf ace including the physical la yer , the controller , the user interf ace, and a synthesizab le test bench. Conc lusion The data capture technique e xplained in th is application note using ISERDES provides a good margin f or hi ...

Produzent Xilinx Kategorie Computer Hardware

Dokumente, die wir vom Produzenten des Geräts Xilinx XAPP721 erhalten, können wir in mehrere Gruppen teilen. Unteranderem in:
- technische Zeichnungen Xilinx
- Bedienungsanleitungen XAPP721
- Produktkarten Xilinx
- Informationsbroschüren
- oder Energieetiketten Xilinx XAPP721
Jede von ihnen ist wichtig, jedoch finden wir die wichtigsten Informationen für den Nutzer des Geräts in der Bedienungsanleitung Xilinx XAPP721.

Die Dokumentengruppe, die als Bedienungsanleitungen bezeichnet wird, wird ebenfalls in detaillierte Arten geteilt, solche wie: Montageanleitungen Xilinx XAPP721, Wartungsanleitungen, Kurzanleitungen oder Benutzeranleitungen Xilinx XAPP721. Abhängig vom Bedarf, sollten Sie das Dokument finden, das Sie brauchen. In unserem Service können Sie sich die populärste Bedienungsanleitung des Produkts Xilinx XAPP721 ansehen.

Ähnliche Bedienungsanleitungen

Die komplette Bedienungsanleitung des Geräts Xilinx XAPP721, wie sollte sie aussehen?
Die Bedienungsanleitung, auch bezeichnet als Benutzerhandbuch, oder einfach nur „Anleitung”, ist ein technisches Dokument, das dem Benutzer bei der Nutzung von Xilinx XAPP721 hilfreich sein soll. Die Bedienungsanleitungen werden in der Regel von technischen Schriftstellern geschrieben, aber in einer Sprache, die für alle Nutzer von Xilinx XAPP721 verständlich ist.

Eine gänzliche Bedienungsanleitung von Xilinx sollte einige Grundelemente enthalten. Ein Teil von ihnen ist nicht so wichtig, wie z.B.: die Titelseite oder Autorenseiten. Die restlichen von ihnen jedoch, sollten Informationen liefern, die für den Nutzer von enormer Wichtigkeit sind.

1. Einführung und Hinweise, wie man sich in einer Bedienungsanleitung von Xilinx XAPP721 bewegt - Am Anfang jeder Bedienungsanleitung sollten wir Hinweise bezüglich der Nutzungsart eines bestimmten Ratgebers finden. In ihr sollten sich Informationen über die Lokalisierung des Inhaltsverzeichnisses von Xilinx XAPP721 befinden, FAQ oder über oft auftretende Probleme – also Stellen, die von den Benutzern in jeder Bedienungsanleitung am meisten gesucht werden
2. Inhaltsverzeichnis - Index aller Ratschläge bezüglich Xilinx XAPP721, die wir im aktuellen Dokument finden
3. Ratschläge zur Nutzung der Grundfunktionen des Geräts Xilinx XAPP721 - die uns die ersten Schritte während der Nutzung von Xilinx XAPP721 erleichtern sollten
4. Troubleshooting - geordneter Tätigkeitslauf, der uns bei der Diagnose und als nächstes bei der Lösung wichtiger Probleme mit Xilinx XAPP721 hilft
5. FAQ - häufig gestellte Fragen
6. Kontaktdaten Informationen darüber, wo man Kontakt zum Produzenten / Service von Xilinx XAPP721 im bestimmten Land suchen kann, wenn es nicht gelingt, das Problem selbst zu lösen.

Haben Sie eine Frage bezüglich Xilinx XAPP721?

Nutzen Sie das untere Formular

Wenn Sie mit Hilfe der gefundenen Bedienungsanleitung Ihr Problem mit Xilinx XAPP721 nicht gelöst haben, stellen Sie eine Frage, indem Sie das untere Formular nutzen. Wenn einer der Nutzer ein ähnliches Problem mit Xilinx XAPP721 hatte, ist es möglich, dass er mit Ihnen die Lösung teilen möchte.

Text vom Bild übertragen

Captcha
Neues Bild

Kommentare (0)